在上海舉行的2026年IEEE國際電路與系統研討會 （ISCAS）上，華為 半導體 業務部總裁何庭波發表全新的「τ縮放定律」 （Tau Scaling Law）與「邏輯折疊」 （LogicFolding）晶片架構技術。華為宣稱，透過這套不依賴實體電晶體微縮的新設計原則，其高階晶片 預計能在2031年達到等同1.4nm （14Å）製程的電晶體密度，試圖以此縮短與台積電 、Intel 等全球晶圓代工業者的技術差距。
不拼實體微縮，改拼「時間常數」：解構τ縮放定律與邏輯折疊
過去半個世紀以來，半導體產業的發展均遵循著「摩爾定律」，其核心邏輯是不斷縮小電晶體的幾何尺寸。不過，隨著製程逼近物理極限，微縮的邊際效益遞減，成本則是持續暴增。
而華為這次提出的「τ縮放定律」，核心思路是將技術演進的衡量基準，從「幾何尺寸」轉移到「時間」上。具體來說，華為將研發資源聚焦於壓縮訊號在晶片與運算系統中傳播所需的時間：
•元件層面：工程師致力於降低單一電晶體及微觀互連線路的電阻與寄生電容，藉此直接縮短硬體的時間常數 （Time Constant）。
•電路層面：透過重新結構傳統的電路佈局，邏輯折疊技術能有效縮短訊號傳輸的物理距離，降低每一條電氣訊號的負載，進而在不更換先進製造節點的前提下，變相提升矽晶片上的「有效」電晶體密度與整體效能。
何庭波透露，華為在過去六年間已經基於此原則，默默設計、量產高達381款涵蓋智慧型手機與AI運算的晶片。而預計在今年秋季問世的新一代Kirin （麒麟）處理器，將成為全球首款採用邏輯折疊架構的商用產品。
「等效密度」的迷思：三年差距背後的製造端殘酷現實
華為喊出2031年達成等效1.4nm密度的目標，確實極具戰略企圖心。對比台積電早前公布的時程表，其採用第二代環繞式閘極 （GAA）技術的A14製程預計將於2028年進入量產。表面上看，華為似乎打算將技術落差控制在3年內。
不過，「等效密度」絕對不等於「先進製程」。
華為目前的製造夥伴中芯國際 （SMIC），在缺乏ASML極紫外光 （EUV）設備的情況下，仍只能依靠深紫外光 （DUV）設備搭配多重曝光技術 （Multi-patterning）來硬扛7nm、5nm製程。業界估計，中芯國際目前的5nm製程良率僅在30%上下，同時生產成本遠高於台積電。
華為的τ縮放定律，本質上是一種「用設計端的極限操作，來彌補製造端硬體缺陷」的妥協方案。即便華為在設計圖上畫出等效1.4nm製程密度，最終仍必須交由中芯國際用相對落後的深紫外光設備進行生產。
這些極度複雜的邏輯折疊電路佈局，能否在實際生產中克服良率挑戰、功耗發熱問題，並且具備商業化成本優勢？目前仍充滿巨大的未知數。
地緣政治壓力加劇，今年秋季見真章
華為選在此刻拋出這套新理論，背後的時空背景不言而喻。美國 在今年4月剛提出「MATCH法案」，企圖將禁令擴大至ASML的深紫外光設備，甚至擬禁止對中國既有設備進行維修。
在「斷水斷糧」的威脅下，華為今年仍計畫生產60萬顆Ascend （昇騰） 910C AI晶片搶食NVIDIA GPU在中國市場的空缺。
是技術革命，還是極限生存法則？
從晶片設計工程的角度來看，華為提出的「τ縮放定律」與邏輯折疊架構，無疑展現其研發團隊極高的技術底蘊與韌性。當正常升級道路被阻斷時，透過改變電路佈局邏輯來壓榨出每一滴效能，是極為高明的「生存戰術」。
但對台灣半導體產業鏈或台積電而言，這項宣示短期內更像是一次學術與公關層面的火力展示，卻非實質的商業威脅。台積電的技術優勢，從來不只有電晶體密度，還包含數十年累積的良率數據回饋、極致的成本控制能力，以及與全球頂尖設備商 （如ASML、應用材料）深度綁定的製造生態系。
晶片終究是必須被「製造」出來的實體產品。華為這套「只靠設計就能彎道超車」的方法論，究竟是引領半導體走向新典範的革命，還是受限於物理封鎖下的無奈之舉？今年秋季即將發布的全新Kirin晶片，將是外界檢驗這套理論能否兌現的第一張成績單。
《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》
討論區