先前說明將用於Intel 20A (埃米)製程的RibbonFET電晶體技術與PowerVia供電設計，Intel稍早說明在類產品測試晶片 實作中，PowerVia供電設計實現超過90%的單元利用率。
PowerVia供電設計是將電源迴路移到晶圓背面，藉此解決晶片面積持續微縮情況下的電路連接瓶頸，而此次測試更實現超過90%的單元利用率，讓晶片設計人員能夠在產品中提升效能和效率。
而此次測試更利用EUV (極紫外光)微影設計規則，並且在晶片面積上達成超過90%的標準單元利用率，藉此提高單元密度，同時也降低成本。同時，此測試更凸顯平台電壓下降幅度超過30%，以及6%的頻率優勢。
另外，Intel也將針對邏輯單元微縮伴隨的高功率密度，在PowerVia測試晶片達成所需散熱效果。
Intel預計在2024年將PowerVia與RibbonFET環繞式閘極 (gate-all-around)技術用於晶片產品，分別用於Intel 20A和Intel 18A製程技術。
《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》
📌 數位新聞這裡看！
訂閱《科技玩家》YouTube頻道！
💡 追新聞》》在Google News按下追蹤，科技玩家好文不漏接！
📢 「找車位神器」3秒搜出停車格！5縣市可用 駕駛實測嘆：相見恨晚
📢網紅「小周牙醫」歧視同志言論挨轟！道歉被網抓包IG、YT秒做1事：沒誠意
📢 Switch 2台北體驗會7/5登場！抽選制、超詳細報名規則曝
📢 ASUS VivoWatch 6 AERO智慧手環開箱！指尖量心電圖 睡眠追蹤曝「9成全淺眠」
📢 YouTube會員台灣便宜雙人方案來了！價格比印度貴近4倍 規則一次看
📢 獨／等到iPhone嗶進站！蘋果iOS18.4開放台灣NFC交易 悠遊卡公司回應了
