迎戰埃米世代！imec新任執行長首度訪台 定調「系統級協同優化」為下一波AI成長關鍵

隨著生成式AI帶動算力需求的指數型爆發，全球半導體 產業正面臨製程微縮逼近物理極限與能源效率的雙重挑戰。比利時微電子研究中心imec 8月31日在SEMICON 2026期間於台北舉辦ITF Taiwan 2026技術論壇，甫上任的imec執行長 Patrick Vandenameele首度以新身分訪台，並且以「Scaling Innovations to Impact」為題發表演說，直指半導體產業已經無法單靠單一節點的製程微縮來提升效能，未來的競爭核心將全面轉向「系統級協同優化」 （System-level Co-optimization）。

從單點突破到系統級整合：imec揭示三大前瞻技術路徑

為了支撐AI時代的永續發展，imec在論壇中完整展示從底層製程、新世代材料到先進封裝的三大研發突破，強調這些技術必須跨領域協同運作：

• High-NA EUV助攻，創下量子元件製程里程碑：imec今年3月已經將全球最先進的ASML EXE：5200高數值孔徑極紫外光 （High-NA EUV）設備導入其12吋無塵室，不僅用於推進2nm以下邏輯與高密度記憶體製程，更在短短兩個月內，成功打造出全球首款採用High-NA EUV製程的量子點量子位元元件，達成閘極間隙僅6nm的極限規格，為量子運算的規模化與商業化量產奠定基礎。

• 突破矽物理極限，2D材料電晶體邁向12吋晶圓產線：面對傳統矽通道材料的發展瓶頸，imec攜手台積電與ASML，成功在12吋晶圓上實現2D材料電晶體整合技術。新技術不僅首度製作出閘極間距 （CPP）僅50nm的微縮化2D材料nFET （n型場效電晶體）與pFET （p型場效電晶體，由n型場效電晶體堆疊而成），更具備與現行CMOS製程相容特性，宣告2D材料正式跨出實驗室，朝向晶圓廠實際量產邁進。

• 深化3D IC佈局，擴大先進封裝生態系：在異質整合方面，imec旗下的ASIC與矽光子服務部門IC-Link已經正式加入台積電的3DFabric聯盟，加速先進封裝技術的落地。此外，imec更與Sony合作開發出高密度晶背連接模組，透過小於100nm的自對準矽穿孔技術，大幅提升晶背供電與訊號連接的可靠度，為下一代3D晶片疊合技術鋪路。

摩爾定律的續命符，取決於「系統級協同優化」的整合能力

Patrick Vandenameele此次訪台所傳遞的核心為：過去「只要把電晶體做小，效能就會自動提升」的黃金年代已經正式告終。進入埃米 （Angstrom）世代後，單純依賴ASML新一代曝光機器的成本，顯然已經過於高昂。

從imec的佈局可以清楚看到，未來的晶片設計必須同時在「材料」 （2D晶體）、「微影」 （High-NA EUV）與「結構」 （3D先進封裝與晶背供電）三個面向並行發展，這也就是所謂的「系統級協同優化」。

而台灣作為全球半導體製造與先進封裝的重鎮，擁有台積電等龍頭企業的強大供應鏈體系，自然是imec將這些前瞻技術，從實驗室推向商業化量產不可或缺的最強大後盾。在AI算力軍備競賽中，掌握跨技術整合生態系的玩家，才能真正握有下一世代的話語權。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》