NVIDIA以Vera CPU設計下一代CPU與GPU：導入EDA流程、關鍵驗證工作負載提速1.5倍

在全球半導體產業積極尋求縮短晶片開發週期、應對日益複雜的AI晶片設計挑戰之際，NVIDIA 於稍早宣布，已經將其自研Vera CPU導入下一代CPU與GPU 的EDA電子設計自動化工作 流程，並且與EDA兩大巨頭Cadence (益華電腦)與Synopsys (新思科技)完成關鍵應用的聯合優化。

根據NVIDIA公布的初步測試結果，在相同核心數條件下，Vera CPU在Cadence Jasper形式驗證平台與Synopsys VCS功能驗證解決方案上，部分工作負載性能提升最高可達1.5倍。這項佈署的戰略意義不僅在於數字本身，更在於一個更深層的轉變：NVIDIA正在用自己設計的CPU，來設計下一代的CPU與GPU。

晶片設計的「瓶頸環節」：為什麼EDA仍高度依賴CPU？

在半導體產業中，模擬 (Simulation)、驗證 (Verification)與實現 (Implementation)是晶片進入製造階段前最關鍵的三道關卡。在晶片真正流片 (tapeout)之前，工程師往往需要花費數年時間進行行為驗證、識別邊界案例，並且透過數千次迭代不斷完善設計。

儘管GPU與AI已經加速晶片設計的許多環節，但邏輯電路模擬、形式驗證與部分數位實現工作負載，仍然高度依賴CPU的單核性能、記憶體系統效率與整體吞吐量。這使得CPU架構成為決定工程團隊能以多快速度驗證設計、探索替代方案，並且將產品推向流片階段的關鍵因素。

NVIDIA此次的佈署，正是對這此「瓶頸環節」進行改善。

兩大關鍵應用實測：Cadence Jasper與Synopsys VCS雙雙提速

NVIDIA的初步測試涵蓋兩個最具代表性的EDA應用：

• Cadence Jasper：這是一款形式驗證 (formal verification)平台，利用智慧證明技術與機器學習，在設計週期早期發現並修復錯誤，提升驗證效率。

• Synopsys VCS：這是一款高性能功能驗證解決方案，用於在晶片製造前模擬與驗證複雜晶片設計。

在相同核心數的測試條件下，兩款應用在選定的生產級工作流程中，均展現出最高1.5倍的性能提升。NVIDIA表示，除了基準測試結果外，公司正與Cadence和Synopsys緊密合作，進行應用性能分析、軟體優化與系統級調校，以便在更廣泛的工作流程中持續提升工程生產力。

Vera CPU的硬體底氣：88核Olympus架構專為高吞吐、低延遲而生

Vera CPU之所以能在EDA這類極度考驗單核性能與記憶體頻寬的場景中脫穎而出，關鍵在於其硬體設計的「DNA」與EDA工作負載高度契合。

Vera CPU搭載88個NVIDIA自研的Olympus核心，支援176個硬體執行緒 (SMT)，配備164MB統一L3快取記憶體與最高1.2TB/s的LPDDR5X聚合記憶體頻寬，單核頻寬達14GB/s，TDP熱設計功耗範圍介於250W至450W之間。在晶片上互連部分，Vera CPU搭載第二代NVIDIA可擴展相干結構 (SCF)，專為低延遲與高吞吐量設計。

值得注意的是，Vera CPU的設計哲學不以追求最大並行度為代價，而是強調高單線程性能、可預測的延遲，以及每個核心足夠的記憶體頻寬。

NVIDIA Vera CPU產品市場負責人Hannah Coutand曾表示，Vera CPU重點提升單核速度、記憶體頻寬與延遲表現，「讓AI智慧體能夠盡快將任務交還GPU，進而最大限度提升GPU這一AI工廠中最昂貴、最重要資產的利用率」。

這種設計理念，恰好滿足EDA工作負載中延遲敏感型任務與大規模回歸測試並存的複雜場景需求。

戰略轉折：從「採購者」到「自給者」的技術循環

更具戰略意義的是，NVIDIA正在將Vera直接佈署到未來處理器開發的完整EDA工作流程中，這意味Vera CPU不僅是NVIDIA對外銷售產品，更是NVIDIA工程師每天用來設計下一代晶片的「生產工具」。而更快的驗證速度，則讓工程師能在相同開發週期內評估更多設計方案、完成更多驗證工作，同時更高效的設計流程，則是縮短新一代CPU與GPU的研發週期，意味每一代NVIDIA CPU的進步，都將直接反饋到下一代產品的設計效率上。

同時，NVIDIA預期不再依賴外部CPU供應商來執行這些關鍵工程工作負載，這不僅降低對Intel或AMD的依賴，更讓NVIDIA能夠針對自身EDA工作流程的精確需求，反過來加強下一代CPU的架構設計。

未來展望：Rosa處理器接棒，持續深化EDA優化

展望未來，NVIDIA計劃在Vera CPU的基礎上推出下一代Rosa CPU，其中將搭載NVIDIA Rigel核心。Rosa CPU將採用Arm v9.2指令集架構，在維持相同晶片面積的基礎上，進一步提升單核心性能，主要改進包括更高效率的指令傳遞、更大的L2快取記憶體，以及更完善的記憶體管理能力。

目前Rosa CPU預計於2028年面世，將隸屬於NVIDIA「Feynman」世代的其中一員。

NVIDIA同時表示，將持續在其CPU路線圖中優化EDA應用，從Vera到Rosa的演進路徑表明，NVIDIA正將CPU自研能力從「解決自身需求」提升到「構建平台級競爭力」的戰略高度。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》