PCI-SIG在台說明PCIe 7.0規格擬定方向 更新PCIe 5.0、6.0新佈線規格

去年初公布資料傳輸率更快的PCIe 6.0正式規範，並且在6月下旬宣布著手討論下一代PCIe 7.0設計方向後，PCI-SIG在此次於台灣舉辦開發人員大會上，由PCI-SIG副總裁暨開發人員大會主席Richard Solomon說明PCIe 7.0規格擬定方向，同時也說明既有PCIe 5.0與6.0的新佈線規格，藉此對應更高傳輸頻寬與設計彈性。

依照Richard Solomon說明，目前在全球各地已經累積超過900家業者加入成為會員，在台灣地區更有超過80名在地業者加入，並且由AMD、Arm、Dell EMC、IBM、Intel、Keysight Technologies、Nvidia、Qualcomm、Synopsys在內業者擔任2022年至2023年間的董事會成員。

目前PCIe傳輸頻寬幾乎以每三年成長一倍情況成長，例如在PCIe 5.0時可達32 GT/s原始位元傳輸速率，透過x16組態可達128 GB/s雙向位元傳輸速率，而PCIe 6.0時可達64 GT/s位元傳輸速率，藉由x16組態則可達256 GB/s雙向位元傳輸速率，預期在PCIe 7.0可增加至128 GT/s位元傳輸速率，在x16組態可達512 GB/s雙向位元傳輸速率。

而從市場近期才陸續推出以PCIe 5.0規範打造產品情況來看，以去年初對外公布的PCIe 6.0規範設計產品實際進入市場時間，可能還需要一些時間。

PCI-SIG副總裁Richard Solomon表示，確實目前PCIe技術規格提出時間，相比實際應用產品進入市場時間有明顯落差，但實際上從數據傳輸需求與技術應用發展速度來看，例如巨量數據分析與人工智慧應用規模持續成長情況下，PCI-SIG必須以更快速度規劃全新技術規格，藉此符合更多新技術應用成長趨勢。

在此次公布消息裡，PCI-SIG表示將在PCIe 5.0與PCIe 6.0採全新佈線規格設計，藉此對應更高傳輸頻寬，以及更高設計彈性，其中包含在設備內部加入晶片對晶片、主機板到介面卡、介面卡到背板，以及主機板到背版等佈線設計，以及包含機架到機架、連接機架的機板等外部設備佈線方式。

至於PCIe 7.0規格將持續往低延遲、高可靠性傳輸表現，並且改善傳輸功率與傳輸效率方向設計，並且維持向下相容過往PCIe規格。

以目前PCIe 6.0與PCIe 7.0規格架構應用方向來看，將用於超算、雲端運算，以及包含資料中心與企業伺服器、人工智慧、機器學習，另外也包含智慧車載、智慧物聯網、軍事與航太應用，同時也包含儲存傳輸等等需要更高傳輸頻寬技術應用領域。

此外，Richard Solomon更強調，隨著運算技術應用成長，未來藉由PCIe技術規格傳輸更高資料量的需求將更為顯見，同時也預期能藉由持續更新PCIe技術規格推動運算技術成長，更預期將能把PCIe技術規格應用在更多產業領域上。

而對於Intel、AMD、微軟、Meta、Google、Qualcomm、三星、台積電等業者合組推動的UCIe設計規範，Richard Solomon表示目前PCIe依舊採開放形式使用，並未強制要求業者配合導入，因此認為在晶片連接應用領域將會與UCIe技術規格公平競爭。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》