Intel預告代號Ice Lake-SP、以10nm+製程打造的新款第三代Xeon Scalable處理器特色

2020-11-19 11:30

聯合新聞網／ 楊又肇

Intel在此次SC20超算大會公布資訊，Intel除了強調以旗下處理器產品推動美國阿貢國家實驗室 (Argonne National Laboratory)的Aurora超級電腦運算效能，同時也預告接下來即將推出代號Ice Lake-SP、以10nm+製程打造的新款第三代Xeon Scalable處理器，但實際推出時間則是延後至明年第一季。

如同先前預告明年第一季才會推出以改良式14nm製程的代號Rocket Lake處理器相關細節，Intel在此次預告中也說明代號Ice Lake-SP、以10nm+製程打造的新款第三代Xeon Scalable處理器特色。

相比先前代號Cooper Lake、14nm+製程打造的第三代Xeon Scalable處理器，Ice Lake-SP雖然也是歸屬於第三代Xeon Scalable處理器，但製程改用10nm+，同時導入Sunny Cove CPU架構設計，每組核心對應352組亂序執行、128組即時載入，以及72組即時儲存，另外也包含160組調度節點、280組整數及224組浮點暫存器堆 (register file)，並且搭載48KB L1暫存記憶體與1.25 MB L2暫存記憶體。

而處理器核心數量目前則是從32核心起跳，比起先前公布的28組核心增加一些，同時預期將推出對應更高核心數量版本。

另一方面，Ice Lake-SP處理器也加入支援PCIe 4.0、8通道DDR4-3200記憶體，每路最高容量可對應6TB，並且支援Optane記憶體，指令集部分則對應AVX512 SIMD、DLBoost等，標榜相比先前Cascade Lake第二代Xeon Scalable處理器可在特定運算負載提升1.5倍至8倍運算效能。

相比AMD採64核心設計的EPYC 7742處理器，Intel表示僅需以32核心設計的Ice Lake-SP處理器，即可提供約20%-30%的效能提升表現。

此外，Intel更預告將在明年下半年推出代號Sapphire Rapids的第四代Xeon Scalable處理器，其中將採用目前用於代號Tiger Lake、第11代Core系列行動處理器的10nm SuperFin製程，並且強化AME DLBoost指令集，目前已經針對特定用戶提供測試樣品。

在先前消息中，代號Sapphire Rapids的第四代Xeon Scalable處理器核心數量將會有56組，並且採用4組晶片整合封裝設計，同時將整合最高64GB HBM記憶體，並且加入支援DDR5記憶體與PCIe 5.0。