雙向傳輸頻寬翻倍達1 TB/s！PCIe 8.0規範0.5版本草案提前釋出 預計2028年正式上路

在AI運算與資料中心對頻寬需求呈指數級增長的推波助瀾下，底層傳輸介面的演進速度也正在瘋狂踩油門。制定PCI Express規範的PCI-SIG 總裁暨主席Al Yanes宣布，PCIe 8.0規範的0.5版本草案 (Draft 0.5)已經正式提供給會員進行審查。這份官方的首版草案不僅進度超前，更確立在x16通道配置下實現高達1.0 TB/s雙向傳輸頻寬的目標。

按照目前的推進節奏，PCIe 8.0預計將於2028年正式發布。

進度超前：汲取0.3版回饋，2028年目標不變

PCI-SIG曾於2025年9月釋出PCIe 8.0的0.3版本草案，並且在廣泛收集會員企業的回饋後，順利且迅速地推出了此次公布的0.5版本。Al Yanes強調，相較於過去的規範制定時程，這次0.5版本草案的釋出時間「明顯提前」，顯示產業界對於次世代高頻寬介面的迫切渴望，同時也確保PCIe 8.0能如期在2028年迎來最終的正式版本。

PCIe 8.0核心升級：不僅是速度翻倍，更評估「全新連接器」

作為次世代的標準，PCIe 8.0依然維持著該聯盟「每代頻寬翻倍」的光榮傳統。根據PCI-SIG公布資訊，PCIe 8.0的核心目標與關鍵升級包含：

• 突破天際的傳輸率：提供高達256.0 GT/s的原始位元傳輸率 (Raw bit rate)。在最主流的x16通道配置下，可實現高達1.0 TB/s的雙向總頻寬。

• 評估全新連接器技術：為了應對如此極端的超高頻率與訊號完整性挑戰，PCI-SIG明確表示正在評估新的連接器技術 (Connector technology)。

• 嚴格的延遲與可靠性要求：確保在極高頻寬下，依然能達成既定的低延遲、前向錯誤更正 (FEC)與資料傳輸可靠性目標。

• 維持向下相容：如同歷代PCIe規範，PCIe 8.0必須保持對先前所有世代PCIe技術的向下相容性。

• 底層架構最佳化：透過協定層的增強來進一步提升可用頻寬，並且導入額外的技術來降低整體功耗。

瞄準AI、資料中心與量子運算的無底洞需求

為何我們需要這麼快的傳輸速度？PCI-SIG點出幾個關鍵的資料密集型 (Data-intensive)市場：包含AI、大型資料中心、高速網路基礎設施、邊緣運算 (Edge computing)，甚至是未來深具潛力的量子運算 (Quantum computing)。這些領域無一例外，都需要極高的頻寬與極低的延遲來打破運算節點之間的資料傳輸瓶頸。

目前，PCI-SIG會員已經可以透過Causeway平台存取這份最新的0.5版草案，並且參與後續的規格制定工作。

分析觀點

PCIe 8.0 草案進度的「超車」，反映當前AI硬體軍備競賽的焦慮感。

隨著NVIDIA、AMD，以及各大雲端巨頭 (AWS、Google Cloud、微軟等)業者自主研發的AI加速器算力狂飆，GPU與CPU之間，或是加速器與高速網路卡 (如 800G/1.6T規格乙太網路)之間的資料吞吐量，早就讓現有的PCIe介面「喘不過氣」。而儘管NVIDIA早已提出NVLink這種專屬可對應更高傳輸頻寬的互連技術，但伺服器底層的對外I/O與跨架構生態系，依然極度仰賴PCIe連接標準。

這次PCIe 8.0規格中，最值得玩味細節是對於「評估全新連接器技術」的說明。

過去二十年來，我們熟悉的PCIe插槽外觀幾乎沒有太大改變。而要在銅線上實現256.0 GT/s的訊號傳輸，物理層面上的訊號衰減 (Signal Loss)與完整性挑戰將會達到前所未有的地步。

這意味著，在PCIe 8.0時代中，傳統的CEM (擴充卡電氣機構規格)插槽可能將面臨重大變革，我們或許會看到更多基於線纜 (Cable routing)的連接方案，甚至加速推動光學互連 (Optical Interconnect / CPO)在PCIe介面上的實用化。這不僅是速度的升級，更將是伺服器內部實體結構的一次大洗牌。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》