突破「記憶體之牆」！傳Google攜手Marvell打造第8代TPU與全新「MPU」協同處理器

在生成式AI的算力軍備競賽中，戰場正逐漸從「模型訓練」 （Training）轉移至目前對於成本更為敏感的「模型推論」 （Inference）應用。根據The Information網站引述知情人士說法指出，Google 正與晶片 設計業者Marvell （邁威爾）展開密切洽談，計畫共同開發下一代 （預期為第8代）的TPU AI晶片。

而此次合作傳聞最引人注意的是，除了正統TPU （Tensor Processing Unit，張量處理元件）的常規升級外，更首度曝光一款名為「MPU」 （Memory Processing Unit）的全新輔助處理器，試圖從硬體架構底層解決推論過程中的記憶體頻寬瓶頸。

TPU的最強副手：專注記憶體加速的MPU

根據報導揭露的資訊，Google與Marvell正在探討的兩款全新AI晶片，其中一款是現有Google TPU產品線的常規架構升級版；而另一款全新概念的MPU，其定位並非取代TPU，而是作為TPU的「協同處理器」 （Co-processor）定位。

這款MPU的核心任務，是專門負責接管、加速TPU運作時的部分記憶體資料處理工作。透過將運算與記憶體存取的負載進行拆分，MPU能夠確保TPU運算資源能更專注於核心的張量處理，進而大幅提升整體的資料吞吐量與執行效能。

借鏡Groq LPU概念？瞄準低延遲推論戰場

儘管目前關於MPU的底層硬體細節尚未明朗，但產業界普遍將其與近期聲名大噪的AI晶片新創Groq所推出的LPU （Language Processing Unit）進行比較。

Groq LPU之所以能在推論速度上傲視群雄 （甚至吸引NVIDIA斥資將其收購），關鍵在於其捨棄傳統的HBM高頻寬記憶體，而是改採內建500MB的SRAM，藉此實現高達每秒可達150TB的驚人記憶體傳輸頻寬，徹底解決推論時的低延遲需求。

雖然目前無法確定Google的MPU是否會採用類似的超大容量SRAM激進設計，但可以預期MPU的誕生，絕對是Google為了滿足越來越龐大的即時AI搜尋與Gemini助理等「低延遲、高吞吐量」推論需求，所量身打造的客製化設計。

分析觀點

這項傳聞凸顯Google在自研AI晶片戰略上的兩個重要訊息：「架構的精細化分工」與「供應鏈的多樣化」。

首先在架構面，過去業界多半依賴升級HBM來緩解記憶體頻寬不足的問題，但HBM價格昂貴且產能受限。Google提出MPU這個協同處理器的概念，意味著在面對極端龐大的AI推論需求時，單一晶片 （Monolithic）的設計已經遇到物理與成本的極限。透過「TPU + MPU」的異質運算組合，針對推論特性進行最佳化，將是未來雲端服務供應商 （CSP）降低AI營運成本的關鍵。

其次在供應鏈面，Google過去在TPU的開發上，長期且高度仰賴另一家網通晶片業者博通 （Broadcom）的ASIC設計服務。此次傳出與Marvell共同開發第8代TPU與MPU，顯示Google正在積極尋求供應商的多元化。

藉由採用Marvell的研發資源，Google不僅能在技術談判上獲得更多籌碼，也能進一步鞏固其在基礎設施硬體層面，不被特定廠商綁架的絕對自主權。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》